# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11)Publication number:

02-246373

(43)Date of publication of application: 02.10.1990

(51)Int.CI.

H01L 29/784

(21)Application number : 01-068336

(71)Applicant: FUJITSU LTD

(22)Date of filing:

20.03.1989 (72)Invent

(72)Inventor: HIGUCHI MITSUO


YOSHIDA MASANOBU TAKEGUCHI TETSUJI YAMAZAKI HIROKAZU

#### (54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To make electrical characteristics of a transistor uniform, by connecting the drain of one transistor to the source of the other transistor and the source of the one to the drain of the other respectively, and operating the whole as one MIS transistor in a circuit.

CONSTITUTION: A second substrate diffusion layer 3a as a drain diffusion layer (a source diffusion layer may be used) and a third substrate diffusion layer 3b as the source diffusion layer (the drain diffusion layer may be employed) are formed so as to hold a first substrate diffusion layer 2 through two wiring layers 6a, 6b as gate electrodes. Wirings are conducted so that the second substrate diffusion layer 3a and the third substrate diffusion layer 3b are connected. Consequently, parasitic capacitance among the wiring layers 6a, 6b as the gate electrode and parasitic capacity among the wiring layers 6a, 6b as the gate electrodes and metallic wiring layers





7a, 7b as drain electrodes can be equalized. Accordingly, the electrical characteristics of a transistor can be made uniform.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

## 26 / 6

⑩日本国特許庁(JP)

00 特許出願公開

### ◎ 公 開 特 許 公 報 (A) 平2-246373

**Solut.** Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)10月2日

H 01 L 29/784 27/088

8422-5F 7735-5F H 01 L 29/78

301 X

審査請求 未請求 請求項の数 2 (全1頁)

**99発明の名称** 半導体装置

②特 顧 平1-68336

**②出 顧 平1(1989)3月20日** 

母発 明 者 樋 口 光 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内

母発 明 者 竹 口 哲 治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

**@発明者山崎浩和神奈川県川崎市中原区上小田中1015番地富士通株式会社** 

切出 顋 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一 外2名

明 和 書

発明の名称
半導体装置

2. 特許請求の範囲

(1) 半導体基板と逆の導電型の不統物をゲート電極をマスクにして住入して形成されたドレインと ソースを有するMIS トランジスタを具備し、 被MIS トランジスタは2分割されて2つの ゲート電極が並行になるように配され、

2 分割された該MIS トランジスタのゲート 電極を共通に接続し、

一方のドレインと値方のソース、一方のソース と値方のドレインとを接続し、

回路的には1つのMIS トランジスタとして 動作するように構成したことを特徴とする半導体 装置。

(2) 2分割されたゲート電極がソースまたはドレインを取り切むように共通に接続され、ゲート電

権を取り囲むようにソースまたはドレインが形成されていることを特徴とする語求項 1 記載の半導体装置。

3. 桑明の幹細な蚊明

(概要)

半導体装置に関し、

ゲート電極とソース電極間の寄生容量とゲート電極とドレイン電極間の寄生容量とを等しくすることができ、ソース拡散層とドレイン拡散層の抵抗成分を等しくすることができ、トランジスタの電気的特性を均一にすることができる半導体装置を提供することを目的とし、

半導体器板と逆の導電型の不純物をゲート電極をマスクにして注入して形成されたドレインとソースを有するMIS トランジスタを具備し、協MIS トランジスタは2分割されて2つのゲート電極が並行になるように配され、2分割された 該MIS トランジスタのゲート電極を共通に接 統し、一方のドレインと他方のソース、一方のソースと他方のドレインとを接続し、回路的には1つのMIS トランジスタとして動作するように 様成する。

#### 〔産素上の利用分野〕

本発明は、半導体装置に係り、差動増幅器等に 使用するMIS トランジスタに適用することが でき、詳しくは特に、均一なトランジスタ特性を 得ることができる半導体装置に関する。

MIS トランジスタ等で構成される差動増組 器は半導体装置における基本的な図路の一つであ り、通常二つのMIS トランジスタを対称形に 接続し、それらのゲートに二つの入力信号を入れ、 その差に比例した出力信号をソース・ドレイン間 から取り出すものである。いま、差動増組器を構 成するMIS トランジスタTI、TIの各入力 信号をVI、VIとし、各ドレインに出る出力信 号をVI、VIとすると差動利得GCEは(VI) VI)/(VI)となる。この差動増組器

シリコンからなるゲート電極、27 a は例えばALからなるソース電極で、ソース拡散層22とコンタクトされている。27 b は例えばALからなるドレイン電極で、ドレイン拡散層23とコンタクトされている。28 a、28 b はコンタクト領域で、コンタクト領域28 a はソース拡散層22とソース電極27 a がコンタクトされている領域である。

第5図(a)、(b)に示す半導体装置は、ソース拡散層22とドレイン拡散層23の間(チャネルと称する)の上にゲート絶縁膜24を介してゲート電振26を設け、ゲート電振26に印加する電圧を適宜調整することでチャネル電流を制御するものである。

- <del>そして、このような半導体装置は変動増幅器に</del> よく用いられる。ここで、姿動増幅器について図 面も用いて具体的に歴明する。

第6個及び第7國は差動増幅器を説明する図であり、第6國は差動増幅器の回路図、第7國は差動増幅器の回路図、第7國は差

は、大力信号(V・・V・)がゼロのとき、出力 信号(V・・V・)がゼロであるのが堕ましい。 この条件を満たすものが、平衡度の良い変動増幅 器であり、この平衡の良し感しが変動増幅器の良 し悪しにつながる。このためには変動増幅器を構 成する各トランジスタで、、T。はトランジスタ 特性の全く等しいものを使用することが望まれる。

#### 〔従来の技術〕

第5図(a)、(b)は従来の半導体装置の機 強の詳細を示す図であり、第5図(a)は素子平 画図、第5図(b)は第5図(a)に示すA1ー A2方向の断面図である。図示例の半導体装置は MOS トランジスタ(MIS トランジスタで あればよい)に適用する場合である。

この図において、21は例えばSiからなり例えばp型の基板、22は例えばn゚型のソース拡散層、23は例えばn゚型のドレイン拡散層、24は例えばSiO。からなるゲート独縁間、25は例えばSiO。からなるフィールド酸化額、26は例えばポリ

動増幅器の動作図である。

これらの図において、Tla、Tlb、T8は NチャネルMOSデブリーション型トランジスタ、 T2a、T2bはNチャネルMOSエンハンスメ ント型トランジスタである。

なお、ここではトランジスタTlaとトランジスタTlb、及びトランジスタTlb、及びトランジスタTlaとトランジスタTlbに及びトランジスタTlaとトランジスタTlbにはなっては、 やせを示すトランジスタであるとする。また、 トランジスタTlaのゲートが入力に接続されており、トランジスタTlbのゲートが基準電圧となる Vref に接続されている。

その動作としては、入力電圧と基準電圧が等しい場合、節点N1aの電圧と節点N1bの電圧が全く等しい電圧となる。これはトランジスタT1aとトランジスタT1b、及びトランジスタT2BとトランジスタT2bとが全く同じ電気的特性を有するためである。入力電圧と基準電圧に少しても電圧差があると節点N1aと節点N1bの電圧差は大きくなる。特に差動増幅器では最初に入

#### 福用半2-246373 (3)

力電圧と基準電圧を等しくしておき、入力電圧の 酸細な変化を検出することが多い。そのためには 各トランジスタの特性は完璧に等しくしなければ ならない。これはDC的な特性の場合であるが、 AC的な特性も考えると、節点N1 a の寄生容量 と節点N1 b の寄生容量を等しくしなければなら ない。

#### [免明が解決しようとする課題]

しかしながら、第5回(a)、(b)に示すような従来の半導体装置にあっては、第8回に示すように、ソース拡散層22及びドレイン拡散層23の形成を、イオン注入法によりゲート電板26をマスクとして、変更(M部、例えば7度)傾けて限射し、不純物を基板21に導入して不純物領域30a、30bを形成した後、熱拡散することによって行っていた。ここで、ピーム29を基板21に導入するして数度傾けて照射し不純物を基板21に導入するのは、通常シリコン基板21は(100) 関で両方位が

揃っているため、シリコン基板21 に深く不純例が 入り過ぎてしまうのを防止するために行っている のである。なお、其上からピーム29を限射して不 純物をシリコン基板21に導入すると不純物が基板 21に深く入り過ぎてしまうのである。

したがって、ソース個とドレイン側とではゲート電極26に対して彰となる部分が異なり(ここでは、ソース拡散層23がゲート電極26に対して非対対に形成されてしまうため(ここではドレイン拡散層23の方が大きではゲート電極26とドレイン電極27も間の寄生容量とが異なり(ここではゲート電極26とドレイン電極27も間の方が大きい)、ソース拡散層22とドレイン拡散層23の方が大きい)、トランジスタの電外の特性が均一でなくなってしまうという問題があった。

このような非対称に形成されたソース鉱散層22

とドレイン拡股層23とを有する構造の半導体装置 で第9図(a)に示すような差動増幅器を構成し た場合を考える。T2aはゲート電極26、ドレイ ン拡散層23及びソース拡散層22よりなるトランジ スタである。T2bはゲート電極26、ドレイン拡 **数層23及びソース拡散層22よりなるトランジスタ** である。すると、T2aとT2bのソース拡散層 抵抗、あるいはドレイン拡散層抵抗が異なるため (ここではソース拡散層抵抗はT2aの方がT2 bより大きく、ドレイン拡散層抵抗はT 2 b の方 がT2aより大きい)、T2aとT2bの電気的 特性が不懈いになる。更に、第9図(b)に示す ように、人力と節点NIaの寄生容量C(小)と Vrelと節点Nibの寄生容量C(大)及び入力 と節点NzとVrefと節点Nzの寄生容量C(小) とが等しくならず所定の特性を得ることができな くなってしまうのである。なお、飢9閾(a)、 (b)において、第5図(a)、(b)及び郭6 図と同一符号及び同一記号は同一または相当部分 を示す。

そこで本発明は、ゲート電極とソース電極期の 寄生容量とゲート電極とドレイン電極間の寄生容量。を等しくすることができ、ソース拡散層とド レイン拡散層の抵抗成分とを等しくすることができ、トランジスタの電気的特性を均一にすること ができる半導体装置を提供することを目的として いる。

#### 【採題を解決するための手段】

本発明による半導体整置は上記目的連成のため、 半導体基板と逆の導電型の不純物をゲート電極を マスクにして注入して形成されたドレインとソー スを有するMIS トランジスタを具備し、 数M IS トランジスタは2分割されて2つのゲート 電極が平行になるように配され、2分割された故 MIS トランジスタのゲート電極を共適に接続 し、一方のドレインと他方のソース、一方のソースと他方のソースとかには1つ のMIS トランジスタとして動作するようにし たものである。 〔.作.屏 〕. -

茲仮1上にゲート絶縁膜4を介して2つの配線層 6a、6bが並行になるように配置され、2つの 配線覆6a、6bが接続されるように配線されて ゲート電極が形成され、ゲート電極となる2つの 配線階6a、66間の基板1に配線層6aモゲー ト世極とするトランジスタのソース拡散層(ドレ イン拡散層にしてもよい)と配線層6bをゲート 電極とするトランジスタのドレイン拡散層(ソー ス鉱散層にしてもよい)となる第1の基板鉱散層 2 が形成され、ゲート電極となる 2 つの配線階 6 a、6bを介して第1の益板拡散層2を決むよう に基板1にドレイン拡散層(ソース拡散層にして もよい)となる第2の基板拡散暦3aとソース拡 **敷屑(ドレイン拡散層にしてもよい)となる第3** の基板拡散層3bが形成され、第2の基板拡散層 3aと第3の益板拡散層3bとが接続されるよう に配線されてなるように構成される。

したがって、ゲート電板となる配線層 6 a 、 6

は同一または相当部分を示し、1は例えばSiか らなり例えばァ型の基板、2はドレイン鉱散層と して概能する例えばか、型の第1の基板拡散層、 3 a は例えばn・型の第2の基板拡散層、3 b は 例えばュー型の郎3の茲板拡散層で、第2の葢板 拡散層3a及び第3の基板拡散層3bかソース拡 放居として優能する。 4 は併えばSi0。からな るゲート色経膜、5は例えばSi0.からなるフ ィールド酸化膜、6a、6bは例えポリシリコン からなる配線層で、配線層6a、6bがゲート電 極として機能する。7a、7b、7cは例えばA £からなる金属配線層で、金属配線層Ta、7 c がドレイン電極として概能し、金属配線だ7bが ソースは極として機能する。

なお、ここでの第1の益板拡散層2、第2の基 板拡散層3a及び剪3の基板拡散層3bの形成は、 従来注入法と同様イオン法によりゲート電係とな る配線階6a、Gbをマスクとしてピームを整仮 1 返直方向に対して数度(例えば 7 度)傾けて 脳 射し不能物を悲坂1に導入した後、悠悠散するこ

<u> トとソース位極となる企画配線層で b 間の寄生容</u> \*本免明は<del>、第 1 図(a ) 、</del> (b)に示すように、- - 量とゲート電極と<u>なる配線器 6</u> a <u>、</u> 6 b と ド レ イ ン電極となる企業配線筋フa、7b間の寄生容量 とを答しくすることができるようになり、ソース 此批照となる第1、第2の基板拡散層のソース紙 抗成分とドレイン拡散層となる第1、第3の恭仮 拡散感のドレイン抵抗成分とを等しくすることが できるようになり、トランジスタの電気的特性を 均一にすることができるようになる。

#### (突旋弧)

第1箇~第3図は本発明に係る半導体装置の一 実施例を説明する図であり、第1図(a)、(b) は一実施務の構造の詳細を示す図、第2図は一実 施例の半導体装置で構成した変動均幅器の構造を 示す断面図、第3図は一実施例の効果を説明する 図である。なお、ここで第1図(a)は素子平面 図、第1図(b)は第1図(a)に示すX1ーX 2方匈の新面図である。

これらの図において、第6図(a)と同一配号

とによって行っている。このため、ゲート電極と なる配線層6aとドレイン電極となる金属配線應 7a間の寄生容量とゲート電極となる配線層 6 a とソース電極となる金属配線箔1B間の寄生容量 とは異なりゲート電極となる配線層6aとソース 電極となる金属配線勝7b闇の客生容量の方が大 きくなっており、第2の基板拡散暦3aと第1の 基板拡散層 2 を構成する拡散層 2 a の抵抗成分と が異なりソース拡散層28の抵抗成分の方が大き くなっている。一方、ゲート電極となる配線層 6 b とソース電極となる金属配線層 7 b 間の寄生容 量とゲート電極となる配線層 G b と金銭配線原 7 c間の寄生容量とは異なりゲート電極となる配線 層 f b とドレイン電係となる金属配線局 7 c 間の 寄生容量の方が大きくなっており、乳1の基板は 般層 2 を構成する鉱盤層 2-b-(-ソース鉱位層 22に **進当する)と33の延旋拡散路36(ドレイン拡** 他層23に該当する)の抵抗成分とが異なり第3の び仮拡散暦3bの抵抗成分の方が大きくなってい

# · 范周平2-246373(5)

すなわち、<del>上記実施例で</del>は、第1図(<del>-a-)、</del> (b) に示すように、トランジスタをいわゆる 2 分割して構成しており、具体的には、基板1上に ゲート絶縁膜4を介して2つの配線層6a、6b が並行となるように配置し、2つの配額階6a、 6 bを接続するように配線してゲート電極を形成 し、ゲート電極となる2つの配線階6a、6b間 の基板1に配線層6aをゲート電極とするトラン ジスタのソース拡散層(ドレイン拡散層にしても よい)と配線層6bをゲート電極とするトランジ スタのドレイン拡散層(ソース拡散層にしてもよ い)となる第1の基板鉱散層2を形成し、ゲート 電板となる2つの配線層6a、6bを介して第1 の基板拡散層 2 を挟むように基板 1 にドレイン拡 散暦(ソース拡散層にしてもよい)となる第2の **基板鉱散版3aとソース鉱散層(ドレイン拡散度** にしてもよい)となる第3の基板拡散層36を形 成し、第2の基板拡散層3aと第3の基板拡散層 3bとを接続するように配線して構成したので、 ゲート電極となる配額膳6a、6bとソース電極

そして、このような実質的に均一なトランジスタ特性を得ることができる半導体装置で第2図に示すように登動増幅器を構成した場合、第3図に示すように入力と節点N1a間の寄生容量(C小+C大)とVrefと節点N2間の寄生容量(C小+C大)とVrefと節点N2間の寄生容量(C小+C大)とVrefと節点N2間の寄生容量

(C小+C大)というように等しくすることができ、理想的な所定の特性を得ることができる。

なお、本処明においては、第4図(a)、(b)に示すように、2分割されたゲート電極11をソース12(ドレインでもよい)を取り囲むように共通に接続し、ゲート電極11を取り囲むようにドレイン13(ソースでもよい)を形成するように構成する場合であってもよい。

#### 〔発明の効果〕

本発明によれば、ゲート電極とソース電極間の 寄生容量とゲート電極とドレイン電極間の寄生容 量とを等しくすることができ、ソース拡散層とド レイン拡散層の抵抗成分を等しくすることができ、 トランジスタ特性を均一にすることができるとい う効果がある。

#### 4. 関節の簡単な説明

第1回〜第3回は本発明に係る半導体装置の一 実施例を説明する図であり、 第1閏は一実施例の構造の評細を示す図、

第2回は一実施例の半導体装置で構成した整動 増幅器の構成を示す断面図、

第3回は一実験例の効果を説明する図、

第4図は他の実施例を説明する図、

第5図は従来例の構造の詳細を示す図、

第6回は差動増幅器の回路図、

第7回は差動増幅器の動作図、

第8関及び第9関は従来例の課題を説明する図 である。

1 … … 基板、

2……第1の基板鉱敷層、

3a……第2の基板拡散層、


3 b … … 第 3 の 基板拡散層、


4……ゲート絶縁酸、


5……フィールド酸化腺、

6 a 、 6 b … ... 配線層、

7 a、7 b、7 c ……金銭配級層。







従来例の蘇藍を説明する図

(b)